PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-247847

(43) Date of publication of application: 07.12.1985

(51)Int.CI.

G11B 15/46 G05D 13/62 HO4N 5/782

(21)Application number: 59-103963

(71)Applicant: SONY CORP

(22)Date of filing:

23.05.1984


(72)Inventor: FUTAGAMI AKIRA

(54) DRIVE CONTROLLING DEVICE

(57)Abstract:

PURPOSE: To make excellent drive control with simple constitution, by preventing the count down of the output signals of a monostable multivibrator.

CONSTITUTION: When the clock signal of a clock oscillator 11 is supplied to a digital type internal synchronizing signal generator 12 composed of a counter, a synchronizing signal Sa is formed and, when the clock signal is supplied to a monostable multivibrator 20, a delay signal Sb is usually formed. The delay signal Sb is supplied to a gate pulse generating circuit 3 and the operation of capstan servo is performed. The count value just before the end of the one frame of the synchronizing signal generator 12 is detected and an edge pulse Sg is generated by an edge pulse generator 13 during the period from the detection to the end of one frame. The edge pulse Sg is supplied to the reset terminal of the multivibrator 20. Therefore, the monostable multivibrator 20 is surely reset just before the end of one frame and no count-down phenomena



occur with this monostable multivibrator 20. As a result, excellent drive control can be performed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭60-247847

@Int_Cl_4

識別記号

庁内整理番号

每公開 昭和60年(1985)12月7日

15/46 13/62 G 11 B G 05 D 5/782 H 04 N

E-7426-5D 7164-5H

7113-5C

審査請求 未請求 発明の数 1 (全5頁)

69発明の名称 駆動制御装置

> 创特 顧 昭59-103963

願 昭59(1984)5月23日 ❷出

神 勿発 眀 者

東京都品川区北品川6丁目7番35号 ソニー株式会社内

①出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

個代 理 弁理士 伊藤 貞 外1名 人

駆動制御装置 発明の名称

特許請求の範囲

基準信号をカウントして1フレームに対応する 内部同期信号を形成する内部同期信号発生器と、 との内部同期信号のエッジを検出してエッジパル スを形成するエッジパルス発生器とを設け、上記 内部同期信号を任意に遅延させて駆動制御を行う ためのゲート信号を得るに当り、この遅延を行う 単安定マルチパイプレータを上記エツジパルスに てリセットして、上記単安定マルチパイプ レータ の出力信号のカウントダウンが生じないようにし た駆動制御装盤。

発明の詳細な説明

産業上の利用分野

本発明は、例えばピデオテープレコーダのキャ プスタンサーポに使用される駆動制御装置に関す る。

背景技術とその問題点

ピアオテープレコーダのキャプスタンサーポは、

例えば以下のようにして行われる。

第2図において内部同期発生器(1)からの第3図 A に示すような 1 フレーム どとの 同期 信号 Saが遅 延畳可変の単安定マルチパイプレータ(2)に供給さ れて第3図Bに示すような遅延信号Sbが形成され る。この遅延信号 Sb がゲートパルス発生回路(3) に 供給されて第3図Cに示すようなゲートペルスSc が発生される。

また磁気テープ(図示せず)のコントロールト ラックを再生するヘッド(4)からの第3図Dに示す ょうな再生信号 Sd が再生アンプ(5)を通じて計測用 のランプ発生回路(6)に供給されて第3図Eに示す よりな台形波 Se が形成される。この台形波 Se が ゲート回路(7)に供給され、上述のゲートパルスSc でゲートされ、との信号がコンデンサ(8)に蓄積さ れて、第3図Fに示すような亀位信号Sfが形成さ れる。この信号 Sf がアンプ(9)を通じてキャプスタ ン駅動モータ(図示せず)に接続される端子COK 供給される。

との装置において、単安定マルチパイプレータ

(2) は例えば第4図のように構成される。図において入力端子(2) の電位が立ち上がると同時に出力端子(2) の電位が立ち上がり、以後可変抵抗器(2) とったがり、以後可変抵抗器(2) といる。そしてこの回路において可変抵抗器(2) を調整することによって時定数が変化され、出力端子(2) の電位が立ち下げられるまでの時間が制御される。

これによつで単安定マルチパイプレータ(2)の遅延量が制御される。そしてこの遅延された時点に形成されるゲートパルス Sc が、台形波 Se のランプの中央の位置になるようにキャプスタンの駆動が制御される。

このようにしてキャプスタンサーボが行われる。 そしてこの場合に、単安定マルチパイプレータ(2) は、通常1フレームの50多の遅延量が基準とされ、 これより前後の方向に制御が可能とされている。

ところがとの装置において、単安定マルチパイナレータ(2)の遅延量が1フレーム分を越えて長くされると、マルチパイプレータ(2)は同期信号 Sa の

次の立ち上がりでトリガされず、一つおいた先の立ち上がりでトリガされるようになる。そしてとれが繰り返されるとマルチバイブレータ(2)の出力 周波数が入力周波数の光になつてしまい、いわゆるカウントダウン現象が生じる。

このようなカウントダウン現象は上述のように 単安定マルチパイプレータを一定周期でトリガし ている場合には避けることができない。そしてカ ウントダウン現象が生じると、上述のゲートパル スScと台形波 Se との周波数が異なることになり、 正常なゲートが行われず、 駆動制御が大幅に乱れ てしまうことになる。

これに対して従来は、遅延量が所定値より長くならないように制御範囲を制限するようにしているが、これでは完全な制御を行うことができず、また遅延量の制限範囲を1フレームに近い値まで伸ばそうとするとその限界部で1フレームを越えないようにするために極めて精度の高い構成と案子を必要としてしまう。

登明の目的

本発明はこのような点にかんがみ、簡単な構成 で良好な制御が行われるようにするものである。 発明の概要

第1図において、クロック発展器UIからのクロック信号が、カウンタで構成されるデジタル形の内部同期信号発生器UDに供給されて、このカウント値によつて第5図Aに示すような同期信号Saがりセット端子をが形成される。この同期信号Saがリセット端子を

有する遅延量可変の単安定マルチパイプレータの に供給されて、通常は第 5 図 B に示すような遅延 信号 Sb が形成される。この遅延信号 Sb がゲート パルス発生回路(3)に供給され、以下上述の第 2 図 及び第 3 図 C ~ F に示したのと同様のキャプスタ ンサー*の動作が行われる。

さらに、同期発生器(2)の1フレームの終了の直 前のカウント値が検出され、この検出から1フレームの終了までの間に、第5図Gに示すようなエッシャルスSgがエッシャルス発生器(3)にて発生される。このエッシャルスSgが単安定マルチパイナレータ(2)のリセット端子に供給される。

さらにリセット端子を有する遅延量可変の単安 定マルチパイプレータのは、例えば次のように構 成される。第6図において、入力端子の及び出力 端子のは第4図と同等である。これにさらにリセット端子のが設けられる。そして入力端子のから の信号 Saがインバータ GD に供給され、このインパータ GD からのはけるれ、このオア回路 G2 の出力 Si が否定入力のオ

特別昭60-247847(3)

ア回路の101に供給される。さらにオア回路の30の出力 Smがオア回路の20の否定入力に供給される。

またオア回路の出力 Si がインパータGM K供給され、このインバータGM からの信号 Sj がトランジスタGDのベースに供給される。また電源 Vcc と接地間に可変抵抗器のとコンデンサGM との時定数回路が設けられ、このコンデンサGMの両端間にトランジスタGDが接続される。

さらにこの抵抗器 563 とコンデンサ 673 との 接続中 点の 電位 信号 Sk がシュミット 回路 689 に供給され、 このシュミット 回路 589 の出力が インパータ 589 に供 給されて形成された 信号 St がオア回路 639 の否定入 力に供給される。

さらにリセット端子(M)からの信号 Sg がオア回路(M)の否定入力に供給される。

そしてオア回路530の出力 Sm がインパータ401に供給され、このインパータ401からの信号 Sb が出力端子231に出力される。

との回路において、遅延時間が短いときは各部 の波形は第7図に示すようになる。この図におい

述の装置によれば、単安定マルチパイプレータのが、1フレームの終了の直前で必ずリセットされる。従つてこのマルチパイプレータのにてカウントダウン現象を生じることがなく、常に良好な制御を行りことができる。

またカウントダウン現象を生じることがないので、制御範囲を制限する必要がなく、また精度の低い構成や案子を用いても問題を生じることがない。

さらにこの装置は、信号のほとんどがデジタルで処理されるので、回路の経時変化等が少なく、信頼性が高い。またデジタル処理であるのでエッジパルスもカウンタの値により容易に得ることができる。

発明の効果

本発明によれば、簡単な構成で良好な制御を行 うととができるようになつた。

図面の簡単な説明

第1図は本発明の一例の構成図、第2図~第4 図は従来の装置の説明のための図、第5図~第9 て信号 Sj が低電位の期間に電位信号 Sk が徐々に増加され、この電位がスレショルドレベル th を越えると信号 Sl が立ち下がり、信号 Sm が反転する。 これによつて遅延時間 tp が得られる。

また遅延時間が長いときは各部の波形は第8図に示すようになり、ここで信号Slが一瞬立ち下がることで、信号Smが反転される。

さらに選延時間が1フレーム以上に設定されたときは各部の波形は第9図に示すようになる。このとき信号 Se は高 監位のままとなるが、リセット端子のからの信号 Se によつて回路はリセットされ、この信号 Se の期間のみ出力信号 Sb は立ち下げられる。またこのときコンデンサのもリセットされるので、信号 Sk がその後にスレショルドレベルth に達することもなく、それによつて誤動作が生じるおそれはない。

そしてとの単安定マルチパイプレータ(20)の出力 信号 Sb の立ち下がりによつてゲートパルスが形成 され、駆動制御が行われる。


とうして駆動制御が行われるわけであるが、上

図は本発明の説明のための図である。


(3) はケートパルス発生回路、(4) はヘッド、(6) はランプ発生回路、(7) はケート回路、(2) は内部同期信号発生器、(3) はエツジパルス発生器、(20) は単安定マルチパイプレータである。


代理人 伊藤 貞 CTT

特開昭60-247847(4)





第2図







第 3 図










特開昭60-247847(5)



This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| BLACK BORDERS |
|---|
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES |
| FADED TEXT OR DRAWING |
| BLURED OR ILLEGIBLE TEXT OR DRAWING |
| ☐ SKEWED/SLANTED IMAGES |
| □ COLORED OR BLACK AND WHITE PHOTOGRAPHS |
| ☐ GRAY SCALE DOCUMENTS |
| ☐ LINES OR MARKS ON ORIGINAL DOCUMENT |
| ☐ REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY |
| □ OTHER: |

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox